60-081869

DRIVING METHOD OF THIN FILM TRANSISTOR

Patent Number:

JP60081869

Publication date:

1985-05-09

Inventor(s):

TAKENAKA SATOSHI; others: 02

Applicant(s)::

SUWA SEIKOSHA KK

Requested Patent:

JP60081869

Application Number: JP19830190227 19831012

Priority Number(s):

IPC Classification: H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To largely increase the ON/OFF ratio by providing a gate electrode through a gate insulator even under a thin semiconductor film, and applying the specific voltage, thereby reducing the OFF current and increasing the ON current.

CONSTITUTION:A thin film transistor has an insulating transparent substrate 38, a substrate insulating film 39, a lower gate insulating film 40, a lower gate electrode 41, a thin semiconductor film 42, a source region 43, a drain region 44, an upper gate insulating film 45, an upper gate electrode 45, an interlayer insulating film 47, a source electrode 48, and a drain electrode 49. In order to decrease the OFF current, when the transistor is OFF, the voltage near the flat band voltage of the lower boundary is applied to the electrode 41, while to increase the ON current, when the transistor is ON, a voltage higher than a threshold voltage is applied to the electrode 41.

Data supplied from the esp@cenet database - 12

19日本国特許庁(IP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-81869

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和60年(1985)5月9日

H 01 L 29/78 G 09 F 9/35 H 01 L 27/12 8422-5F 6615-5C 8122-5F

審査請求 未請求 発明の数 1 (全代頁)

図発明の名称

薄膜トランジスタの駆動方法

创特 願 昭58-190227

9出 願 昭58(1983)10月12日

切発 明 者 中 竹

鰦

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

79発 明. 者 松 尾 睦

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

砂発 明 者 大 島, 之

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

①出 頭 人 株式会社諏訪精工舎 ②代 理 人 弁理士 最上

東京都新宿区西新宿2丁目4番1号

1、祭明の名称

薄膜トランジスタの駆動方法

特許開求の範囲

半導体薄膜の上部にゲート絶縁膜を介して野け た上部ゲート電子に印加するゲート電圧を変調す ることにより存腹トランジスォの OH/OPPをスイ ・テングする薄膜トランジスタの駆動方法におい て、半導体薄膜の下部にもゲート絶縁度を介した 下部ゲート電客を設け、帯膜トランジスメ OPFの 場合には、前記下部ゲート電便にフラットバンド 電圧近傍の間圧を印加し、薄膜トランジスタ 0 g の場合には、スレッシュホルト電圧以上の電圧を 前記下部ゲート電板に印加することを特徴とする 薄膜トランジスタの収動方法。

発明の詳細な説明

本発明はソース・ドレイン間のリーク電流を低

波させ、かつON電流を増大させ、大きな ON/OPP 比を実現する薄膜トランジスタの収動方法に関す

近年、絶縁基板上に薄膜トランジスタを形成す る研究が活発に行なわれている。この技術は、安 価な絶縁基根を用いて存腹ディスプレイを実現す るアクティブマトリクス型両像表示装量、あるい は通常の半導体集積回略上にトランジスタなどの 能動素子を形成するいわゆる三次元集着回路など 多くの応用が期待できるものである。以下、荐腹 トランジスタをアクティブマトリクスパオル化店 用した場合を例にとって説明する。

帯膜トランジスタをアグティブマトリクスパネ ルド応用した場合の液晶表示装置は、一般に、上 餌のガラス 薪板と、下側の薄膜トランジスタ 茘板 と、その間に封入された液晶とから構成されてお り、前記薄膜トランジスタ基板上にマトリクス状 に配置された液晶駆動業子を外部選択回路により 選択し、前記液晶駆動素子に接続された液晶駆動 電便に電圧を印加することにより、任意の文字。

特問時60-81869(2)

図形あるいは頭像の表示を行なりものである。 前記薄膜トランジスタ茶板の一般的な回路図を第 1 級に示す。

以上の説明からわかるように、薄膜トランジスタは、液晶に印かする質圧のデータをスイッチングするために用いられる。この時、薄膜トランジスタの特性に関しては、次の2つの項目が要求される。

- 3 -

本発明の目的は、0N電流を増大させると共に OPP 電流を低減させて、ON/OPP 比を増大させる 糟糠トランジス々の駆動方法を提供することであ り、薄糠トランジス々の応用分野をさらに拡げる 事を可能にするものである。以下、従来のNチャ オル薄膊トランジス々の駆動方法について述べた 後、本発明の内容を説明する。

第2 図は N チャ ホル 御職 トランシスタの 従来の一般的な 標治を 示す断面 図である。 8 は 絶縁性 透明 素板である。 三次 元集 復回路 K 応用 した 場合 K

- (1) 薄膜トランシスクを O N 状態にした時、コンデンサを充電させるために充分な構成を流すことができること。
- (2) 複磨トランジスタを OPP 状態にした時、 変力、電流が流れないこと。

(1) け、コンデンサへのデータの書き込み特性に関するものである。被品の表示けコンデンサの電位により決定されるため、短時間にデータを完整に書き込むことができるように、複膜トランジスタけ充分大きい電流を流すことができなくではならない。この時の電流(以下、0×電流と呼ぶ)け、コンデンサの容量と、番き込み時間とから定まり、その0×電流をクリアできるように稼脹トランジスタを作製しなければならない。

(2) は、コンデンサに書き込まれたデータの保持 特性に関するものである。一般に、帯を込まれた データは書き込み時間よりもはるかに長い時間保 持されなくてはならない。コンデンサの舒信容易 は、通常1pP程度の小さい値であるため、背膜 トランジスタが OPP 状態の時にわずかでもリーク

- 4 -

は、 8 は通常の半導体集積回路である。 9 は半導 体薄膜、10は8の絶縁性透明務板中に含まれる ナトリウムイオン (Na+) などの正電荷が、半導体 旗膊中に温入する事を防ぐための若板絶疑膜であ り通常二酸化硅素 (8:02)が用いられる。11は半 漢 体 薄 膜 9 中 に リン やヒ 素 な どの 不 純 物 を ドーブ して形成したド型層のソース領域、12は同じく ドレイン領域、13付ゲート絶景度、14付ゲー ト雷振、15は勝間絶鉄膜、16はソース電管、 17はドレイン電便である。半導体導展9の上面 及び下面は共にBiOs膜と接している。従って、半 導体 移腹の パンドは上部界面及び下部界面の部分 で曲がっている。このパンドの曲がる原因は、SiGe 腹に含まれる正電術及び界面準位によって半導体 表面近傍に負電荷が閉起されるためである。上部 界面及び下部界面の概略図を第2図(6)に示す。18. **过 絶 歸 性 滑 明 萘 根 。 1 9 廿 茅 板 絶 縁 膜 、 2 ° 0 1 廿 半** 進体潜腹、21はソース領域、22はドレイン領 坡、 2 3 はゲート絶景度、 2 4 はゲート電便、25 は上部界面の N 型層であり、これは上部界面の界

特開昭60-81869(3)

面が介及びゲート絶称時 2 3 中に含まれる正電荷 及びゲート電便24と半導体制度20との仕事関 放邦 φ kg とに起因して誘起されるものである。26 中に含まれる正電荷及び下部界面の界面進位とに 起因して誘起されるものである。従来の駆動方法 では、ゲート電板24に印加するゲート電圧 Vgs を変調することにより、上部界面の N 型 朋 2 5 が 形成されることを制御してトランシスタの ON.OPP をスイッチングしている。同図のか見ればわかる ようにトランジスタの ON. OFFにかかわらず下部 界面のN型層は常に形成されていることになる。 パンド図を同図(c) 化示す。 2 7 はゲート電極、28 **世半導体薄膜、29世ゲート絶縁膜、30世帯板** 絶辞膜、31は絶辞性透明末板を示している。32 は半導体脊膜のコンダクションバンドエッジの進 竹 Bc、3.5 は同じくパレンスパンドエッジの進行 BVを示し、34は真性フェルミレベルの単位 Bi を示している。 3 5 は前記ゲート電板及び半導体 襟膜及び茶板のフェルミレベル Bp が一致してい

- 7 -

類 3 図付本発明の実施例を示すものであり、同図 (c) 付半導体 群糠の下部にもゲート 絶掛膜を介してゲート 健節を散けた 程膜トランジスタを示している。 3 8 付絶録性 透明 茶板、 3 9 付 若板絶縁膜、 4 0 付下部ゲート絶嫌 際、 4 1 付下部ゲート絶嫌 際、 4 1 付下部ゲート絶縁 際、 4 4 付ドレイン個域、 4 5 付上部ゲート能録 際、 4 6 付上部ゲート電管、 4 7 付層間絶縁膜、 4 8 付ソース電板、 4 9 付ドレイン電管を示している。 OPF 電

る ま を 示 し て い る 。 5 6 付 半 減 体 薄 釋 の 上 部 界 面 、 3 7 付 回 じ く 下 部 界 面 を 示 し て い る 。 上 部 界 面 の N 野 暦 を 流 れ る 0 PP 電 流 を Iopp *、 下 部 界 面 の N 野 暦 を 流 れ る リ ー ク 電 流 を I L と す る と 、 従 来 の 専 膜 ト ラ ン ジ ス タ の 駅 動 方 法 に よ る 0 PP 電 流 Iopp は

 $I_{OFF} = I_{OFF}^* + I_L \cdots \oplus$

で扱わされる。一方、 0 N 状態になると、 ゲート 質圧により上部界面にチャネルが形成される。 この上部界面を流れる 0 N 電流を ION*とする。一方下部界面には 0 N. 0 PPにかかわらず一定の N 砂層が形成されているため、トランジスタ 0 N 状態の場合も下部界面の N 砂層には 電流 I L が流れることになる。つまり薄膜トランジスタの 0 N 電流

 $I_{ON}=I_{ON}^*+I_L$ ………. ② で装わされる。 I_L は下部界面のリーク電流なので I_{ON}^* に比べて非常に小さいので、 I_{ON} はほぼ I_{ON}^* で扱わされることになる。

本発明は以上述べてきたような従来の薄膜トランジスタの駆動方法の欠点を改善して、 OPP 電流

– 8 **–**

薄膜トランジスタ OFF 状態の時のバンド図を第 3 図 (b) に、 O M 状態の時のバンド図を第 3 図 (c) に示す。 両図において、 5 0 は半導体薄膜、 5 1 は上部ゲート 絶縁額、 5 3 は

4/

特開昭60-81869(4)

下部ゲート保存、5.4 は下部ゲート総設院、5.5 は上部界面、 5 6 は下部界面、 5 7 は半導体灌漑 のコンダクションパンドエッジの単位 EC 、5 8 は 同じくパレンスパンドエッジの単位 Evを示してい る。けじめに OPP 状態では同図のに見られるよう に、上部ゲート絶縁膜中に含まれる正規荷によっ て、上部界面近傍にはN型層が誘起されているの でパンドは曲がっている。しかし、下部ゲート電 をには、フラットペンド常圧 VPR が印加されてい るためパンドの曲がりが防止されている。つまり 下部界面近傍にはN型層は形成されておらず、こ こではリーク電流はもったく流れない。従って、 OPF 電流 IOFFは式③で扱わされる。一方、O H 状 娘では同図 (c) に見られるように、上部界面に N 型 層のチャネルが形成されると共に、下部界面にも N型層が形成される。従ってON電流は、上部界 前及び下部界面を洗れる電流の和として扱わされ 式側に示すとかりになる。このように本発明によ る薄腹トランジスタの彫動方法を用いれば、 OPP 電流を非常に小さい値におさえると共に、 O N 電

- 11 -

のOFF電流を低波させると井に、ON電流を増大 させて、ON/OFF 比を大幅に増大させることがで きるという優れた効果を有するものであり、書き 込み特性及び保持特性の優れたアクティブマトリ クスパネル、あるいは餌動作の少ないメモリ国路 を実現できるなど、優れた回路を実現することが 可能となる。

4. 図面の簡単な戦明

Í 1 図 (a)。 (b) は 禅 膊 トランジスタをアクティブ マトリクスパネルに応用した場合の一般的な国路 図である。第2図白、白、白は従来の薄膜トラン ジス4の収め方法を脱明するための図であり、第 3 図 (a)。 (b)。 (c) は本発明で提案する薄膜トランジ スタの彫動方法を説明するための図である。

出班人 株式会社 静防精工会

代理人 弁理士 最上

ことができる。 本発明をアクティブマトリクスパネルに応用し

流を増大させ、薄膜トランジスタの ON/OPP 比を

大きくすることができるという優れた効果を得る

た場合。ON電流を増大させ、OPP電流を低波さ せることができるので、書き込み特性が良く、し かも優れた保持特性を実現することができる。ON 軍能の大きさもある程度は制御できる。第3図包 においてON状態の時に上部ゲート電板46K印 加する賃圧と等しい電圧を下部ゲート電管41に 印加する場合を考える。例えば、下部ゲート絶縁 精 4 0 の順厚 d L と上部ゲート絶景膜 4 5 の腹厚 dg とを等しくすれば、上部界面と下部界面には ほぼ等しい言流が流れる。つまり、 dL = du とす れば従来の駆動方法による ON 電流の約2倍のON 電流が得られることとなる。また dL = dn/2 とす れば下部界面を流れる電流は上部界面を流れる電 洗のほぼ2倍となり、本発明の駆動方法によりON 電流を約3倍に増大させることができる。

以上述べたように、本発明は複膜トランジスタ

- 13 -





